人工智能的迅猛发展正在重塑对硅基芯片的需求。对于专用集成电路（ASIC）而言，这意味着工作负载日益呈现系统特异性，而架构则趋向模块化与解构化。这些变化显著提升了跨领域协作的重要性——涵盖架构设计、封装技术及制造工艺等环节。
多年来，ASIC设计主要围绕相对稳定的标准与明确定义的功能展开，例如视频编解码器、网络协议栈、信号处理流水线等。性能提升主要依赖于将更多功能集成至单一单片晶粒，并借助制程微缩实现进一步优化。
然而，这一传统模式正面临严峻挑战。AI工作负载高度多样化、计算密集型强，且与软件行为及系统上下文紧密耦合。不存在一种“最优”通用架构；相反，性能、功耗与成本取决于芯片如何精准适配特定算法组合、数据流路径、部署约束及运行环境。
即便在同一标准下，不同实现方案也可能差异巨大。例如，针对带宽受限网络的高质量视频流处理ASIC，与面向移动或边缘设备的超低功耗视频处理ASIC，在结构上截然不同——硅片设计必须明确反映这些差异化选择。
汽车电子、工业控制、航空航天、通信网络及人工智能等应用，均推动对与外围系统深度协同的硅片需求。作为回应，ASIC正从“应用专用”向“系统专用”演进，其设计需在整套软硬件堆栈中权衡各项指标。
www.eic.net.cn
解构化赋能超专业化
若仅依赖传统单片设计，如此高阶的复杂性与专业化几乎无法持续。随着晶粒尺寸增大、结构愈发复杂，重新设计周期拉长，成本更难管控；单个缺陷即可导致整颗芯片报废，而更新某一项功能往往需推翻整个设计。
为应对上述问题，业界不再强行将全部功能集成于单一晶粒，而是将ASIC/SoC解构为多个小型晶粒，各自针对特定任务进行优化后再行整合。例如，在大语言模型（LLM）推理场景中，预填充（prefill）与解码（decode）阶段已分别部署于独立芯片——正如英伟达近期所宣布。此举核心目的在于分离计算密集型部分（prefill）与内存带宽受限部分（decode）。在某些应用场景（如金融科技），延迟成为唯一关键指标，相应ASIC亦被专门设计以极致压缩延迟。
在此背景下，先进封装技术已成为架构层面的核心使能要素，深刻改变了芯片设计的经济模型。晶圆对晶圆键合（wafer-to-wafer）、晶圆对芯片键合（wafer-to-die）、2.5D集成等技术，使得各独立晶粒可在功耗、性能、面积（PPA）、热管理、可靠性及上市周期等方面实现更优表现，从而支撑终端应用的定制化需求。
解构化强大但非易事
实践中，解构化高度依赖于晶圆厂与封测伙伴所掌握的前沿封装能力。同质/异质集成、微凸点（micro-bumps）、中介层（interposers）及先进键合技术并非普遍可得，其兼容性因制程节点、供应商及量产规模而异。准确判断哪些技术组合具备工程可行性与可制造性，其重要性常不亚于芯片本身架构设计。
验证、测试与认证流程亦需覆盖多晶粒系统，且各晶粒可能采用不同工艺节点与技术平台。尽管单个晶粒可实现高效能，但堆叠与紧密耦合会引入新的交互效应，必须通过整体建模与联合签核予以保障。
小尺寸晶粒虽可降低硅片良率风险，但集成良率、测试覆盖率及封装产能却成为决定成本与可扩展性的关键因素。在诸多案例中，总拥有成本（TCO）已不再由硅片反复流片主导，而更多受制于先进封装、测试复杂度及制造成熟度。
此外，面向多晶粒系统的EDA工具与方法学仍在持续演进中。线性、以单芯片为中心的设计流程，正逐步被贯穿架构、硅片、封装、供电与测试的协同设计范式所取代。由此，风险重心明显前移至项目早期阶段。
尽管当前AI是驱动这些先进技术的主要动力，但其适用范围将迅速扩展至通信、消费电子等其他领域。
实现解构化的关键要素
成功的解构化ASIC极少仅靠封装策略达成。实际中，它依赖先进制程设计能力、系统级规划以及经过验证的可复用构建模块。
多数多晶粒系统采用领先或次领先制程节点，因此掌握深亚微米工艺至关重要。同样关键的是获取经认证的设计库与接口IP，使其可在不同项目间复用。缺乏此类资源，每款新型解构化ASIC都将沦为一次性工程。
这一点在成像领域尤为突出：新兴解构架构正将传感、模拟处理与数字计算单元分离。尽管部分子系统快速迭代，但大量IP（如接口、控制逻辑、数据通路）保持稳定。跨代复用与重组这些元素，是模块化架构得以规模化落地的基础。
参考设计与测试芯片在验证上述假设中扮演核心角色：它们提供真实硅片证据、暴露集成问题，并支持团队在投入全规模设计前尽早评估分区策略。随着多晶粒验证与协同设计的EDA工具持续成熟，该环节愈发关键。
功耗、性能与热管理的权衡进一步增加了复杂性。虽然解构化可通过混合技术实现更优优化，但系统级功耗仍需全局统筹。判断某类工作负载应采用单片还是解构方案，需在架构、物理设计、封装与热行为等多个维度开展细致探索。
测试与可测性设计（DFT）的重要性亦随之提升。小晶粒虽降低硅片良率风险，但确保组装系统全覆盖测试与故障隔离，则需自顶向下制定策略，从初始阶段即纳入硬件限制与测试基础设施考量。
简言之，解构化唯有作为系统级设计学科来推进——依托可复用IP、成熟设计库及硅片实证验证——方能避免沦为每次新产品开发的“白手起家”，真正发挥其潜力。
易IC库存管理软件
不断演变的ASIC格局
许多企业仍保有其核心领域的深厚积累：算法、系统集成或应用专用IP。但能全面驾驭现代ASIC项目复杂性的公司却寥寥无几——涵盖先进制程、多晶粒架构、封装选型、功耗优化、验证及测试等全链条。
因此，ASIC开发正变得前所未有的协作化。企业不再追求掌控所有层级，而是聚焦定义系统需求与差异化IP，同时联合具备设计、集成与制造经验的合作伙伴共同推进。
这并非对传统的背离，而是一种自然演进。设计公司与系统集成商长期以来即参与ASIC开发；变化在于复杂度的基本单元：从单颗芯片转向异构系统，从孤立签核转向端到端系统就绪性。模块化能力、经验沉淀与生态协同，如今已成为决定企业能否快速响应、可靠扩展并持续创新的核心要素。
