每年夏季，整个芯片设计生态系统都会汇聚于同一场所。今年，第63届设计自动化大会（DAC）——现正式更名为“从芯片到系统大会”——移师美国加利福尼亚州长滩市举行。作者认为，今年是带着明确目标参观展会的最佳时机：我们长期讨论、辩论甚至偶有质疑的芯片设计AI变革，已不再是分析师幻灯片上的抽象概念，而是真实可感、清晰可见于2026年DAC展台之上的现实。
作者的朋友西蒙·戴维曼（Simon Davidmann）——仿真与验证领域的先驱、Superlog/SystemVerilog共同创始人、Imperas公司创始人（作者曾于2008至2010年在其麾下工作）——精准地概括了当前形势。他在EDN杂志撰文探讨“EDA中哪些问题值得用AI解决”，随后又在EE Times一篇关于DVCon的报道中进一步阐述：当下所谓的“代理式AI”（agentic AI）主要仍是在自动化人类既有的工作流，即通过脚本、代理与API连接现有工具——这固然实用、可衡量且真实存在，但本质上仍围绕人类固有的“孤岛式”流程组织。他指出，“真正的魔力”将来自一种整体性方法：重新思考整个工具链，使AI能够跨全栈推理，而非在四十年积累的碎片化工具间来回切换。他将当前的代理式AI称为通往真正重构过程中的“创可贴”。
此前的EDN文章将行业生态划分为四大阵营：三大巨头厂商将渐进式启发式算法包装为平台；代理式初创企业致力于缓解遗留工具上的工作流痛点；三星、英伟达等大型用户则悄然在其通用引擎上构建私有AI栈；而被边缘化的学术界与基础模型实验室，则各自依据自身激励机制进行优化。西蒙后来为其中两大核心问题命名：其一是“戴维曼困境”——各方理性决策反而导致集体错误结果；其二是“戴维曼测试”，即关键提问：“它是否改变了你能验证的内容，还是仅仅加快了你已能验证任务的执行速度？”若仅属后者，则未通过该测试。
这一困境并非指责，而是系统性观察：传统厂商理性捍卫其历经40年建立的平台引力与签核信任；初创企业理性聚焦API所能触及最尖锐的工作流痛点——这是客户当季付费所求；大型用户理性将最优AI能力保留在防火墙内，因其设计流程即核心知识产权；学界则理性发表开放基准可测成果——极少涉及工业级规模问题。四种理性策略，却导向一个集体错误结果：人人更快地铲土，却无人改变山体形状。
请牢记这四大阵营，它们对应下文所述各层级。恰如其分的是，西蒙本人将在DAC两次登台申明观点：周三参展商论坛小组讨论，以及周二Accellera午宴（后文详述）。
2026年DAC AI生态全景图呈现为130家参与者的堆叠结构：顶层为开发者用例；其下为代理式AI流程（C层）与单点工具增强（D层）；再往下是经典EDA工具（G层）及五大设计阶段；底层则由AI模型与基础架构（A、B层）、设计数据与基础设施（E层）、计算基础设施（F层）构成，安全（S层）与标准规范并列其间。整套结构自下而上阅读，实为一条信任供应链：顶部每一项主张，都须由下方某环节予以签核确认。
两组关键要素并列于主堆叠旁：安全（S层），即八家支撑各层级信任基础的企业; 以及标准与接口——包括Accellera格式、Si2的OpenAccess与LLM基准联盟、MCP风格的代理-工具接口。这些是各层之间的“接缝”，而正如西蒙指出，接缝通常不由单一企业驱动。
总计，加上“三大巨头”——Cadence Design Systems、Synopsys与Siemens EDA——本届DAC共有约130家厂商参展，并参与工程分会场与专题讨论。
自动化层级的再思考：L1至L5仅是主张的一半
各大厂商均借用了汽车领域SAE的L1-L5自动化等级划分：Synopsys将其AgentEngineer工作流定位为L4；Cadence早已提出芯片设计五级自主性框架。此举确有实用价值，有助于区分辅助与自主。但在汽车行业，等级仅是主张的一半，另一半是“运行设计域”（ODD）：L4级自动驾驶出租车仅在地理围栏城市、特定天气条件与限速范围内有效。类比至EDA领域，ODD等价于自主能力所覆盖的设计流程范围——这正是景观图中D层与C层的本质区别。单一工具界面内的L4属于D类：真实自主，但领域狭窄；跨全流程的L4则属C类，其ODD难度剧增，因每跨越一个工具边界，便新增类似未映射路口般的失效模式。因此，展台应问的关键问题并非“您处于哪一级？”，而是“L4适用于何种ODD？”
AI模型形态多样：一维光谱，两端极端
另一值得随身携带的分类维度（正交于字母标识）：企业与其模型的实际关系深度如何？一端是Cognichip——虽未参展，但去年曾参与多场小组讨论——该公司基于受控、设计师生成及合成芯片设计数据，训练自有物理信息基础模型（ACI）。其首席产品官Stelios Theovanitis公开表示，仅在芯片数据上微调通用模型“并不真正算AI”。另一端则是MooresLabAI等公司，明确声明其VerifAgent与CoverageAgent背后智能源自Azure OpenAI与AWS Anthropic——堪称全场最坦率披露：模型来自前沿实验室，差异化在于编排能力。两端皆非错误，实为对价值归属的不同押注。中间地带则是微调派——如ChipAgents、Architect Labs——以及大量基础模型来源“外交性保密”的厂商。封装、微调、自训——三类层次，值得在每个展台深入探询。
逐层漫步：字母背后的论辩焦点
以下内容按论辩层级展开——每类所押注的核心理念，以及作者愿在展台与其辩论的观点，并辅以若干实例。完整展位导览见附录，此处为过道视角，彼处为平面布局。
“三大巨头”构成所有其他阵营定义的参照极点。Cadence、Synopsys与Siemens EDA掌控着设计流程、文件格式、晶圆厂认证，尤其是所有重构必须撼动、所有编排者必须借用的“签核信任”。面对双重挑战，其共同回应是：将代理嵌入平台引力井中，使“哪个模型为你的芯片签核”简化为“我们的模型，在我们平台内”。此处论辩焦点即戴维曼测试本身：嵌入平台的代理确实加速了既有验证流程，但平台引力能否真正改变可验证范畴，抑或仅完善了铲子本身？
A类——“重置赌注”——刻意精简：专注自研硅基基础模型的企业。Ricursive Intelligence（由AlphaChip联合创始人创立）走得最远：其模型直接执行布局布线，替代P&R引擎算法核心，而非调用之；Normal Computing从形式验证侧切入，实现自动形式化；Cognichip则在受控与合成数据上训练物理信息模型。其共同主张聚焦于数据而不仅是模型：芯片设计领域尚无互联网规模语料库; 开源训练数据终将使所有人收敛至开源模型能力；持久差异化需依赖他人无法获取的数据。核心争议在于：宣称“全流程至流片”雄心与实际生产级芯片经自有模型签核之间，仍是展会上最大未验证步骤。大型用户在精神上亦属此类，如谷歌AlphaChip谱系与英伟达内部EDA研究项目均为基础模型计划。若重构真来临，或首先在超大规模云厂商防火墙后实现——此即戴维曼困境最尖锐形态。
B类——流程单点定制模型——同样自研模型，但模型即产品，仅服务单一阶段; 周围流程保持不变。其隐含战略洞见在于：物理优先训练可彻底绕开数据难题。Quilter将其PCB布局强化学习结果，对标电磁特性与可制造性而非人类先例；Mach42则在神经网络代理预测循环中嵌入“黄金模拟器”实时校验。这种“可信验证器+快速学习模型”模式反复出现，构成该类应对精度质疑的最佳答案，亦是展会上最具可测性的角落——主张皆为数值：加速比、偏差百分比，而非模糊感受。核心辩论在于：窄而深是否为可持续定位，抑或终将被双向挤压——上方前沿模型拓宽能力边界，下方平台整合等效单点AI功能？
C类——拥挤的中间层——两年前尚未成规模，如今已成戴维曼所谓“创可贴阵营”，唯其创可贴已具量产数字。ChipAgents声称可在10分钟内定位并修复PCIe根本原因，相较人工4–8小时大幅提速；Verkor.io的Design Conductor于12小时内构建出支持Linux的RISC-V核心，获IEEE Spectrum报道；Bronco AI将发布DVBench——面向设计验证AI的生产级基准测试——该类曾被诟病为演示软件，如今开始自行构建度量体系。两点观察框定辩论：其一，许多创始人是AI背景转战EDA，而非EDA背景拥抱AI——双刃剑：带来40年旧假设的新鲜视角，亦偶有对其存在理由的天真认知；其二，该类经济逻辑即困境缩影：攻击当前API可达最尖锐痛点，是季度理性策略，却维持山体原形不变。作者将在该层每一展位追问：当前沿实验室发布下一代模型时，您的编排层是否仍存？预期整合将至；趁今夏能量尚足，亲临现场体验为宜。
D类——AI增强型经典EDA——即SAE类比中的窄ODD层：真实自主，一次一界面；其深度常超 headlines 所示。此处最真实的AI往往最不炫目：AMIQ EDA的接地助手与MCP服务器，提供展会上最清晰的底层模型披露。两点坦率提醒深化辩论：本层生产力倍数均由厂商自报；Blue Pearl更罕见发布反叙事白皮书，论证LLM缺乏签核 linting 所需确定性。有趣论点在于：深度窄域自主未必是安慰奖，而可能是可靠路径——受限域可审计，而跨流程代理则难以为继。
E类——连接组织——规模小、不耀眼; 戴维曼整体性论点在此生根或凋零：AI唯有在全流程数据贯通前提下，方能跨栈推理。Perforce明确将IP生命周期管理与RAG、MCP服务器配对。向此层每家厂商应提唯一问题：读取 vs 写入——外部代理仅能查询系统，抑或可通过其修改设计数据？谁掌控代理写入权限，谁即掌控设计流程；此治理之战才刚刚启幕。
F类——计算基础设施——提醒我们：超大规模云厂商身兼二职——他人AI的底座，亦是全球最严苛芯片设计方之一。谷歌将展示Alphabet如何在其代理驱动的云端EDA栈上完成自研数据中心芯片流片；亚马逊则以“Amazon Leo”卫星星座亮相，搭载定制硅片。该层亦承载两条线索：人力线索——外包设计验证是C类最先自动化的任务，故每家服务商的AI发布，部分实为对自身商业模式的对冲；物理线索——无论代理多聪明，物理定律永不妥协。核心辩论在于：云平台能否维持中立底座角色，抑或成为又一引力井？
轨道层——安全、标准与诚信区——掌握单个展位无法解决的论辩。安全方面年度最尖锐问题：谁来审计代理自身？其模型溯源、访问范围、提示词外泄内容？能编写RTL的AI，亦能编写易受攻击的RTL。标准方面，Si2的LLM基准联盟是业界最严肃尝试，旨在使EDA-AI主张具备可比性；开放问题是：代理-工具互操作性是否会标准化，抑或仅继承MCP演化结果？诚信区：26家参展商被作者直率归入“非AI”桶——真实、常优秀之工具，其差异化源于算法、GPU加速或开源，而非机器学习；Real Intent则坚定主张：签核必须依设计具备确定性与可重复性。依戴维曼测试，能改变可验证范畴的确定性工具，胜过仅提速的随机性工具——此为展会上最反主流、或亦最真实的论断。
为何是今年？为何亲临现场？
作者坦诚判断：DVCon之问——“创可贴还是重置？”——不会由长滩任一单场会议终结; 但2026年DAC是首届双方均以量产质量展出的大会：传统厂商携已部署LLM流程与真实经验教训而来；新锐势力携基准测试与流片实证；基础模型构建者获资尝试重建；连接组织与信任层则悄然决定：一切能否在签核环节获得信赖。
景观图不同于幻灯片，需亲历步行；戴维曼测试亦然：逐展位应用，观答案如何聚类。DAC展馆整周持续呈现坦诚论辩：周一“EDA中的代理式AI：谁在掌控？”；周二“自建 vs 采购：明日芯片背后的智能归属何方？”与“EDA AI是否兑现ROI承诺？”；压轴为周三参展商论坛小组讨论“赋能SoC验证的AI：颠覆性还是协作性？”——汤姆·菲茨帕特里克主持; 西蒙·戴维曼参与，前一日他刚在同一议题于Accellera午宴发声。仅周一参展商论坛即于单一场馆遍历上述全栈，从Cadence的生产级LLM经验，至Normal Computing的形式化基础。
恰如其分，这场关乎AI重塑设计乃至构建AI芯片的大会，亦允许AI为您规划行程：DAC Explorer根据您的兴趣匹配全议程会话，生成个性化日程——可视为您的DAC专属Expedia，唯目的地同在一栋楼内，中转仅为咖啡休息，邻座或许就是未来合著者、供应商或客户；尼廷·达哈德（Nitin Dahad）正手持其标志性自拍设备，准备与您合影留念。
最后，鉴于本文篇幅较长，作者另提供可打印版导览全文，供您登机途中研读。
本文为三部曲第一篇：第二篇聚焦工程分会场用户如何在厂商引擎上自建AI，并同步审视其对厂商AI的审计；第三篇则巡礼AI芯片构建相关分会场。注册请访问dac.com，上述全部会话详情见官方DAC 2026议程。长滩见。
www.eic.net.cn 提供的易IC库存管理软件，正助力半导体产业链高效协同，为EDA工具集成与芯片设计流程优化提供坚实支撑。
